一個(gè)NMOS晶體管的立體截面圖左圖是一個(gè)N型 MOSFET（以下簡(jiǎn)稱(chēng)NMOS）的截面圖。如前所述，MOSFET的 是位于 的MOS電容，而左右兩側(cè)則是它的源極與漏極。源極與漏極的特性必須同為N型（即NMOS）或是同為P型（即PMOS）。右圖NMOS的源極與漏極上標(biāo)示的“N+” 著兩個(gè)意義：⑴N 摻雜（doped）在源極與漏極區(qū)域的雜質(zhì)極性為N；⑵“+” 這個(gè)區(qū)域?yàn)楦邠诫s濃度區(qū)域（heavily doped region），也就是此區(qū)的電子濃度遠(yuǎn)高于其他區(qū)域。在源極與漏極之間被一個(gè)極性相反的區(qū)域隔開(kāi)，也就是所謂的基極（或稱(chēng)基體）區(qū)域。如果是NMOS，那么其基體區(qū)的摻雜就是P型。反之對(duì)PMOS而言，基體應(yīng)該是N型，而源極與漏極則為P型（而且是重（讀作zhong）摻雜的P+）?；w的摻雜濃度不需要如源極或漏極那么高，故在右圖中沒(méi)有“+”。MOSFET的使用應(yīng)該注意什么事項(xiàng)？杭州高壓P管MOSFET設(shè)計(jì)

不過(guò)反過(guò)來(lái)說(shuō)，也有些電路設(shè)計(jì)會(huì)因?yàn)镸OSFET的次臨限傳導(dǎo)得到好處，例如需要較高的轉(zhuǎn)導(dǎo)/電流轉(zhuǎn)換比（transconductance-to-current ratio）的電路里，利用次臨限傳導(dǎo)的MOSFET來(lái)達(dá)成目的的設(shè)計(jì)也頗為常見(jiàn)。芯片內(nèi)部連接導(dǎo)線的寄生電容效應(yīng)傳統(tǒng)上，CMOS邏輯門(mén)的切換速度與其元件的柵極電容有關(guān)。但是當(dāng)柵極電容隨著MOSFET尺寸變小而減少，同樣大小的芯片上可容納更多晶體管時(shí)，連接這些晶體管的金屬導(dǎo)線間產(chǎn)生的寄生電容效應(yīng)就開(kāi)始主宰邏輯門(mén)的切換速度。如何減少這些寄生電容，成了芯片效率能否向上突破的關(guān)鍵之一。芯片發(fā)熱量增加當(dāng)芯片上的晶體管數(shù)量大幅增加后，有一個(gè)無(wú)法避免的問(wèn)題也跟著發(fā)生了，那就是芯片的發(fā)熱量也大幅增加。一般的集成電路元件在高溫下操作可能會(huì)導(dǎo)致切換速度受到影響，或是導(dǎo)致可靠度與壽命的問(wèn)題。在一些發(fā)熱量非常高的集成電路芯片如微處理器，需要使用外加的散熱系統(tǒng)來(lái)緩和這個(gè)問(wèn)題。蘇州MOSFET開(kāi)關(guān)管電力 MOSFET的通態(tài)電阻具有正溫度系數(shù)，對(duì)器件并聯(lián)時(shí)的均流有利。

為什么MOSFET的尺寸能越小越好？MOSFET的尺寸變小意味柵極面積減少，如此可以降低等效的柵極電容。此外，越小的柵極通常會(huì)有更薄的柵極氧化層，這可以讓前面提到的通道單位電阻值降低。不過(guò)這樣的改變同時(shí)會(huì)讓柵極電容反而變得較大，但是和減少的通道電阻相比，獲得的好處仍然多過(guò)壞處，而MOSFET在尺寸縮小后的切換速度也會(huì)因?yàn)樯厦鎯蓚€(gè)因素加總而變快。MOSFET的面積越小，制造芯片的成本就可以降低，在同樣的封裝里可以裝下更高密度的芯片。一片集成電路制程使用的晶圓尺寸是固定的，所以如果芯片面積越小，同樣大小的晶圓就可以產(chǎn)出更多的芯片，于是成本就變得更低了。

如何選擇用于熱插拔的MOSFET？當(dāng)電源與其負(fù)載突然斷開(kāi)時(shí)，電路寄生電感元件上的大電流擺動(dòng)會(huì)產(chǎn)生巨大的尖峰電壓，對(duì)電路上的電子元件造成十分不利的影響。與電池保護(hù)應(yīng)用類(lèi)似，此處MOSFET可以將輸入電源與其他電路隔離開(kāi)來(lái)。但此時(shí)，F(xiàn)ET的作用并不是立即斷開(kāi)輸入與輸出之間的連接，而是減輕那些具有破壞力的浪涌電流帶來(lái)的嚴(yán)重后果。這需要通過(guò)一個(gè)控制器來(lái)調(diào)節(jié)輸入電壓（VIN）和輸出電壓（VOUT）之間MOSFET上的柵源偏壓，使MOSFET處于飽和狀態(tài)，從而阻止可能通過(guò)的電流。MOSFET特點(diǎn)是用柵極電壓來(lái)控制漏極電流，驅(qū)動(dòng)電路簡(jiǎn)單；

不同耐壓的MOSFET，其導(dǎo)通電阻中各部分電阻比例分布也不同。如耐壓30V的MOSFET，其外延層電阻單為 總導(dǎo)通電阻的29%，耐壓600V的MOSFET的外延層電阻則是總導(dǎo)通電阻的96.5%。由此可以推斷耐壓800V的MOSFET的導(dǎo)通電阻將幾乎被外 延層電阻占據(jù)。欲獲得高阻斷電壓，就必須采用高電阻率的外延層，并增厚。這就是常規(guī)高壓MOSFET結(jié)構(gòu)所導(dǎo)致的高導(dǎo)通電阻的根本原因。增加管芯面積雖能降低導(dǎo)通電阻，但成本的提高所付出的代價(jià)是商業(yè)品所不允許的。引入少數(shù)載流子導(dǎo)電雖能降低導(dǎo)通壓降，但付出的代價(jià)是開(kāi)關(guān)速度的降低并出現(xiàn)拖尾電流，開(kāi)關(guān)損耗增加，失去了MOSFET的高速的優(yōu)點(diǎn)。以上兩種辦法不能降低高壓MOSFET的導(dǎo)通電阻，所剩的思路就是如何將阻斷高電壓的低摻雜、高電阻率區(qū)域和導(dǎo)電通道的高摻雜、低電阻率分開(kāi)解決。如除 導(dǎo)通時(shí)低摻雜的高耐壓外延層對(duì)導(dǎo)通電阻只能起增大作用外并無(wú)其他用途。這樣，是否可以將導(dǎo)電通道以高摻雜較低電阻率實(shí)現(xiàn)，而在MOSFET關(guān)斷時(shí)，設(shè)法使這個(gè)通道以某種方式夾斷，使整個(gè)器件耐壓?jiǎn)稳Q于低摻雜的N-外延層。MOSFET是電壓驅(qū)動(dòng)的。西安低壓P管MOSFET開(kāi)關(guān)管

MOSFET的面積越小，制造芯片的成本就可以降低。杭州高壓P管MOSFET設(shè)計(jì)

MOSFET的 ：金屬—氧化層—半導(dǎo)體電容金屬—氧化層—半導(dǎo)體結(jié)構(gòu)MOSFET在結(jié)構(gòu)上以一個(gè)金屬—氧化層—半導(dǎo)體的電容為 （如前所述， 的MOSFET多半以多晶硅取代金屬作為其柵極材料），氧化層的材料多半是二氧化硅，其下是作為基極的硅，而其上則是作為柵極的多晶硅。這樣子的結(jié)構(gòu)正好等于一個(gè)電容器（capacitor），氧化層扮演電容器中介電質(zhì)（dielectric material）的角色，而電容值由氧化層的厚度與二氧化硅的介電常數(shù)（dielectric constant）來(lái)決定。柵極多晶硅與基極的硅則成為MOS電容的兩個(gè)端點(diǎn)。杭州高壓P管MOSFET設(shè)計(jì)

上海光宇睿芯微電子有限公司是一家服務(wù)型類(lèi)企業(yè)，積極探索行業(yè)發(fā)展，努力實(shí)現(xiàn)產(chǎn)品創(chuàng)新。是一家私營(yíng)有限責(zé)任公司企業(yè)，隨著市場(chǎng)的發(fā)展和生產(chǎn)的需求，與多家企業(yè)合作研究，在原有產(chǎn)品的基礎(chǔ)上經(jīng)過(guò)不斷改進(jìn)，追求新型，在強(qiáng)化內(nèi)部管理，完善結(jié)構(gòu)調(diào)整的同時(shí)，良好的質(zhì)量、合理的價(jià)格、完善的服務(wù)，在業(yè)界受到寬泛好評(píng)。公司擁有專(zhuān)業(yè)的技術(shù)團(tuán)隊(duì)，具有MOSFET場(chǎng)效應(yīng)管，ESD保護(hù)器件，穩(wěn)壓管價(jià)格，傳感器等多項(xiàng)業(yè)務(wù)。光宇睿芯微電子以創(chuàng)造***產(chǎn)品及服務(wù)的理念，打造高指標(biāo)的服務(wù)，引導(dǎo)行業(yè)的發(fā)展。